数电基本知识点总结 第1篇
**扇出数：**是指其在正常工作情况下，所能带同类门电路的最大数目。 （1）带拉电流负载——当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 （2）带灌电流负载——当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。
（1）MOS开关及其等效电路 当输入为低电平时，MOS管截止，相当于开关“断开”，输出为低电平；当输入为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管相当于一个由vGS控制的无触点开关。 （2）BJT开关及其等效电路 当输入为低电平时，iB = iC = 0，vo = VCE = VCC，c、e极之间近似于开路，BJT 截止，相当于开关断开。当输入为高电平时，iB = iC = 0，vo = VCE = ，c、e极之间近似于短路，BJT 饱和，相当于开关闭合。
（1）反相器 ①CMOS 反相器 **工作原理：**当输入为低电平时，上半桥的MOS导通，下半桥的MOS截止，输出为高电平。当输入为高电平时，上半桥的MOS截止，下半桥的MOS导通，输出为低电平。 ②TTL 反相器 当输入为低电平（vI = V）时，T1 深度饱和，T2 、 T3截止，T4 、D导通，输出为高电平。当输入为高电平（vI = V）时，T2、xxx和导通，T1处于倒置的放大状态，T4和D截止，使输出为低电平。 （2）xxx非门 ①CMOS xxx非门 ②TTLxxx非门电路 当输入有低电平()时，T1 深饱和，T2 截止，T4 放大，T5 截止，输出为高电平。 （3）或非门 ①CMOS 或非门 ②TTL或非门 若A、B均为低电平，T2A和T2B均将截止，T3截止。 T4和D饱和，输出为高电平。若A、B中有一个为高电平，T2A或T2B将饱和，xxx和，T4截止，输出为低电平。 （4）异或门电路 （5）CMOS传输门(双向模拟开关) 当c=0， ‘c’ =1时，vGSN = -5V，vGSN
（1）（OD）门: 上拉电阻对OD门动态性能的影响： Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。 Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 三态输出门电路:
在数字电路或系统的设计中，往往将 TTL 和 CMOS 两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件： （1）驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。 （2）驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）。 驱动电路必须能为负载电路提供合乎相应标准的高、低电平，故必须能为负载电路提供足够的驱动电流。 门电路带负载时的接口电路：
数电基本知识点总结 第2篇
时序逻辑电路: **工作特征：**时序逻辑电路的工作特点是任意时刻的输出状态不仅xxx该当前的输入信号有关，而且xxx此前电路的状态有关。 **结构特征:**由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 锁存器xxx触发器： **共同点：**具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位xxx制码。 **不同点：**锁存器—对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器—对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 双稳态电路具有记忆1位xxx制数据的功能。
初态：R、S信号作用前Q端的状态，初态用Qn表示。 次态：R、S信号作用后Q端的状态次态用Qn+1表示。 工作原理 当R = 0、S = 0 ——状态不变 当R = 0、S = 1 ——置1：无论初态Qn为0或1，锁存器的次态为为1态。 信号消失后新的状态将被记忆下来。 当R = 1、S = 0 ——置0：无论初态Qn为0或1，锁存器的次态为0态。 信号消失后新的状态将被记忆下来。 当R = 1、S = 1 ——状态不确定：无论初态Qn为0或1，触发器的次态Qn 、‘Qn’都为0 。触发器的输出既不是0态，也不是1态。当S、R 同时回到0时，由于两个xxx非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。
**定时图:**表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。
**锁存器xxx触发器的不同：**锁存器在E的高(低)电平期间对信号敏感；触发器在CP的上升沿(下降沿)对信号敏感。
从结构、工艺、用途上可分为主从触发器、维持阻塞触发器 （1）主从触发器： 工作原理： ①当CP=0时（C = 0，‘C’ = 1），TG1导通，TG2断开——输入信号D 送入主锁存器。Q’ 跟随D端的状态变化，使Q’ = D。TG3断开，TG4导通——从锁存器维持在原来的状态不变。 ②当CP由0跳变到1时（C = 1，‘C’ = 0），TG1断开，TG2导通——输入信号D 不能送入主锁存器。主锁存器维持原态不变。TG3导通，TG4断开——从锁存器Q的信号送Q端。 注：触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号。 （2）维持阻塞触发器： 工作原理： ①当CP = 0，Q4= ‘D’，Q1 = D，Qn+1 = Qn, ‘D’ 信号存于Q4，D 信号进入触发器,为状态刷新作好准备。 ②当CP 由0 跳变为1，Qn+1 = D，在CP脉冲的上升沿，触法器按此前的D信号刷新。 ③当CP =1，D信号不影响‘S’ 、‘R’的状态，Q的状态不变。 在CP脉冲的上升沿到来瞬间使触发器的状态变化。
（1）D 触发器构成 J K 触发器 （2）D 触发器构成 T 触发器 （3）D 触发器构成 T’ 触发器
（1）锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 （2）锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。 （3）触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。 （4）触发器按逻辑功能分类有D触发器、JK触发器、T（T’）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构xxx逻辑功能没有必然联系。
数电基本知识点总结 第3篇
printf(_当前数电学习进度10%。\n_);
1. xxx运算
【Y=AB，A或B只要有一位为0，则Y=0，当且仅当A=B=1时，Y=1】
2. 或运算
【Y=A+B，只有当A=B=0时Y才为0，否则都为1！】
【Y=A’其中，A为1时Y为0，A为0时Y为1，恰好相反！】
*图形符号需要掌握，是后面学习的基础！
Y=(AB)‘=(A’+B’)
Y=(A+B)‘=A’B’
Y=(AB+CD)’
Y=A’B+AB’ 【异或就是异为1，同为0！】
Y=AB+A’B’ 【同或就是同为1，异为0，图片有些小瑕疵，不要介意~】
1.基本公式
【其中8和18为反演律，用途最为广泛必须牢记！！！17为分配律也很重要！这张表一定得掌握！】 18这里被水印影响了，公式是(A+B)‘=A’B’
【这几个公式也很重要，必须掌握！尤其22很重要！】
在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式成立。简单来讲，就是只要我代替了你这个等式中所有的A，那么代替A后的这个等式也是成立的。
对于任意一个逻辑式Y,若将其所有的“.”换成“+”，“+”换成“.”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y’。 如Y=A(B+C)+CD 则Y’=(A’+B’C’)(C’+D’) 即乘换成加，加换成乘，原边反，反边原。
对于任意一个逻辑式Y,若将其所有的“.”换成“+”，“+”换成“.”，0换成1，1换成0，则得到的一个新的逻辑式就是Y（D这个D在右上角，我打不上去，只好搁在这里）。 如：Y=A(B+C) 则Y(D)=A+BC
【对偶xxx反演不同的一点是原变量和反变量不会相互变化，只需乘边加加变乘而已】
输入xxx输出之间对应的一种函数关系，记作Y=F(A,B,…)，比如只要我知道ABC…的状态（0或1）我就可以唯一确定Y。
部分截图，也就是ABC的输入对应着Y的输出。
2.逻辑函数式
比如：Y=A(B+C)
3.逻辑图
利用前面所学的xxx或非的关系，根据Y=ABC或其它式子画出对应的逻辑图。 此图为Y=A(B+C)的逻辑图
4.波形图（本章了解即可，第五章有详细说明）
其中低电平对应着0，高电平对应着1。
5、各种描述方法间的相互转换
真值表xxx逻辑函数式的转换： 其中0代表着非，1xxx0恰好相反，比如此图中Y=A’B’C’+A’BC+AB’C+ABC’（Y的输出为1的需要写出来，为0的则不需要写出来）
逻辑函数式xxx逻辑图的相互转换 它为逻辑表达式Y=(A+B’C)‘+A’BC’+C的逻辑图！
波形图xxx真值表的相互转换 也就是ABC的状态xxxY一一对应
6、最小项
比如0010可以记作m2 比如1000可以记作m8 再比如：
1.公式化化简
并项法：AB+AB’=A(B+B’)=A 吸收法：A+AB=A(1+B)=A 消项法：AB+A’C+BC=AB+A’C+BC(A+A’) =AB+A’C+ABC+A’BC=AB(1+C) +A’C(1+B) =AB+A’C 消因子法：A+A’B=(A+A’) (A+B) =A+B 配项法：利用A+A=A或A+A’=1的原则
2.卡诺图化简
原则很多，然后打字讲解缺少感觉，最好的方法是自己做题化简，要是有问题可以评论区留言一起解决。
原则是X可以作为1来化简，圈出来的圈尽可能的包含更多的1。
printf(_当前数电学习进度15%。\n_);
【第二章考点有利用卡诺图化简逻辑表达式，根据逻辑图写出逻辑表达式，根据逻辑表达式画出对应的逻辑图，利用公式法化简逻辑表达式，总体就是一个化简逻辑表达式和逻辑表达式xxx逻辑图之间相互转换的题型。所以以上所述题型必须掌握。】
这里有一个小坑要注意，就是化简Y2时，去掉最外层的那个非之后，Y2= (A异或B）BC’，这里一定要先化简A异或B，然后再xxxBC’结合，不要把BC’中的B直接xxxA异或中的B搁一起了。
这里需要注意的一点是，我们做题时会发现最小项里面有m14(ABCD’),但是约束项化简后也会得到d14，所以当出现约束项和最小项重合时，对应的最小项按照约束项来处理，比如本题卡诺图中1110那里对应的是X而不是1。
一般这种卡诺图化简就画两个卡诺图，根据公式是什么关系，比如亦或呀、同或等等，对应位置相结合即可，比如，如果是亦或，就是亦为1，所以当两个卡阔图0000的位置的数字是一致时，Y1亦或Y2图中0000的位置就为0，依次类推。
数电基本知识点总结 第4篇
简介：
大家好，接着之前的模拟电子技术，现在我开始总结数字电子技术，数电自我上大学以来一直都是意难平的存在，一直以来，我自我感觉蛮好的，上课都能听懂，写起作业来也毫不费劲，但他却考得挺差的，是我上大学以来最差的专业课之一。很遗憾，现在的我没有机会重新修这门课，如果有机会重修，我相信一定能考高分，以下便是我对数字电子技术所学知识的理解xxx总结。 本人学艺不精，有一些知识点地方可能存在瑕疵，希望各位大佬可以多多指教。
提示：以下是本篇文章正文内容，下面案例可供参考
数电基本知识点总结 第5篇
施密特触发器也被称之为电平触发的双稳态触发电路，是指输入、输出信号具有滞回性，并可以完成多种逻辑功能的一类集成门电路器件。
【施密特电路特点】 1、输入信号从低电平上升的过程中电路状态转换时对应的输入电平，xxx输入信号从高电平下降过程中对应的输入转换电平不同。 2、在电路转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。
【施密特电路应用] 1、用于波形变换 2、用于脉冲鉴幅 3、用于脉冲整形。
【555定时器构成的施密特触发器】 补充：从波形图中可以看出，第一、U1也就是输入从带有干扰信号的模拟信号转变为U0输出带有二值逻辑化后的数字信号，所以实现了波形变换；第二，U1输入期间信号波浮动较大，而输出U0期间波不“陡”了，所以实现了波形整形。 【以下实现了脉冲鉴幅】
单稳态电路特点： 1、有稳态和暂稳态两个不同的工作状态。 2、在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动返回稳态。 3、暂稳态维持时间的长短取决于电路本身的参数，xxx触发脉冲的宽度和幅度无关。
单稳态电路的应用： 脉冲整形 延时（顾名思义就是产生滞后于脉冲触发的输出脉冲） 定时（顾名思义就是产生固定时间宽度的脉冲信号）
【555定时器实现单稳态电路】
没有稳态，接通电源后，不需要外加触发信号，便能产生矩形脉冲。 补充：如何获取矩形脉冲？ 第一种是根据各种形式的多谐振荡电路直接产生所需要的矩形脉冲； 第二种是根据整形电路将已有的周期性变化波形转换为符合要求的矩形脉冲；
【具有低有效直接复位端（4），且有2个输入端（6高有效、2低有效）、1个输出端（3）的特殊反相器。4管脚直接复位，低有效；不复位的前提下，输出端根据有效输入激励端反相；6、xxx级看情况。】
数电基本知识点总结 第6篇
组合逻辑电路的分析步骤： （1）由逻辑图写出各输出端的逻辑表达式； （2）化简和变换逻辑表达式； （3）列出真值表； （4）根据真值表或逻辑表达式，经分析最后确定其功能；
组合逻辑电路的设计步骤： （1）逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义； （2）根据逻辑描述列出真值表； （3）由真值表写出逻辑表达式; （4）根据器件的类型,简化和变换逻辑表达式； （5）画出逻辑图；
**竞争:**当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。 **冒险:**两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。 消去竞争冒险的方法： （1）发现并消除互补变量——先将逻辑函数式变换为由最小项组成的函数式，再对电路进行设计，从而避免出现竞争冒险（A‘A’）。 （2）增加乘积项,避免互补项相加。 （3）输出端并联电容器——在较慢速度下工作时，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
编码器的逻辑功能：能将每一个编码输入信号变换为不同的xxx制的代码输出。 （1）普通编码器——任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。 ①4线─2线普通xxx制编码器 ②8421BCD码编码器 缺点：普通编码器不能同时输入两个已上的有效编码信号。 （2）优先编码器——允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。以下以CD4532为例，对该芯片进行讲解。 由上图真值表所示，I0~I7中按高位优先的原则，若输入端有一位为高电平，则输出其对应的编码。其中EI为使能输入端口，只有将其置高电平，才可使芯片工作。GS为群选择线，只要存在优先输入，GS就为1，若不存在优先输入，输出EO就为1。
**译码：**译码是编码的逆过程，它能将xxx制码翻译成代表某一特定含义的信号。(即电路的某种状态) **译码器：**具有译码功能的逻辑电路称为译码器。 ①74HC139集成译码器 逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“—”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量(如)上面的“—”号参xxx运算(如E变为‘E’ )，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。 ②74HC138(74LS138)集成译码器——3线–8线译码器 由上图的管脚图、真值表可知，此时为低电平有效。当输入对应位的xxx制时，芯片可将其译码为0~8的数字。其中E1——E3是芯片的使能输入端，其中通常用E3为总使能，通常将E1、E2用于数据分配器。 ③七段显示译码器
**数据选择器：**能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。 **数据选择的功能：**在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。 利用8选1数据选择器组成函数产生器的一般步骤： a、将函数变换成最小项表达式； b、将使器件处于使能状态 c、地址信号S2、 S1 、 S0 作为函数的输入变量 d、处理数据输入D0~D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。
**数值比较器：**对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。 （1）1位数值比较器 （2）2 位数值比较器 输入：两个2位xxx制数 A=A1 A0 、B=B1 B0，也可用一位数值比较器设计多位数值比较器，其原则是当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。 （3）集成数值比较器74LS85 74LS85是四位数值比较器 ，其工作原理和两位数值比较器相同。
（1）半加器和全加器 加法器分为半加器和全加器两种。 半加—在两个1位xxx制数相加时，不考虑低位来的进位的相加 全加—在两个xxx制数相加时，考虑低位进位的相加 ①1位半加器——不考虑低位进位，将两个1位xxx制数A、B相加的器件。 ②全加器 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 ABC有奇数个1时S为1；ABC有偶数个1和全为0时，S为0-----用全加器组成三位xxx制代码奇偶校验器 （2）多位数加法器 ①串行进位加法器——低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 ②超前进位加法器——提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。74LS283 （2）减法运算 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。
数电基本知识点总结 第7篇
因为门电路更多的涉及的知识是模电的知识点，所以此处考点基本为0，所以复习的非常浅薄，只是复习了一些概念性名词，没有深入考究。 根据逻辑门电路的分类：TTL电路和CMOS电路。
用以实现基本逻辑运算和复合逻辑运算的单元电路成为门电路。 根据集成度的高低可以将数字集成电路划分为小规模集成电路(SSI)、中规模集成电路（MSI)、大规模集成电路（LSI）、超大规模集成电路（YLSI)和甚大规模集成电路（ULSI)。 根据所用半导体器件不同分为TTL电路和MOS电路。
半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。
CMOS电路优点是功耗低，适合制作大规模集成电路。 MOS管有四种类型：N沟道增强型
P沟道增强型
N沟道耗尽型和P沟道耗尽型
TTL门电路中有一个OC门(集电极开路输出结构）需要了解。 OC的应用：实现线xxx结构；电平转换；驱动显示器件和执行机构。
数电基本知识点总结 第8篇
**单稳态触发器的工作特点：**电路在没有触发信号作用时处于一种稳定状态；在外来触发信号作用下，电路由稳态翻转到暂稳态;由于电路中RC延时环节的作用，暂稳态不能长保持，经过一段时间后，电路会自动返回到稳态。暂稳态的持续时间仅取xxxRC参数值有关。
①稳态分析：在没有触发信号时，通过假设分析，无论输入Vi = 0或者Vi = 1，其结果一样，Vo1 = 1，Vi2 = 1，Vo = 0。 ②外加触发信号，发生正跳变时，Vi由‘0’变为Vm，由于电容 Cd 两边的电压不能发生突变，电容 Cd 来不及充电，在一瞬间 Vd = Vm ，电容 Cd 开始充电， 之后Vd 开始减少，在 Vd 跳变的瞬间 Vo1=0，此时由于电容C的作用，Vi2 先变为0，使 Vo = 1，之后电容C开始充电，之后Vi2电压逐渐增加直至 Vi2=Vth。 ③外加触发信号，发生负跳变时，Vi由Vm变为‘0’，由于电容 Cd 两边的电压不能发生突变，电容 Cd 来不及放电，在一瞬间 Vd = -Vm，（VCd左正右负），形成一个负尖峰脉冲。一般来说跳变的时间小于之前电容C充电到Vth的时间，故此时Vo = 1，仍成立。二者在此时刻的作用，使得Vo = 0。直至电容C充电到Vth，使得 Vo = 0，Vo1 = 1，此时 Vi2 = Vo1 + Vth，之后电容C开始充电，Vi2开始减小，直至两边电压相等。 本段参考了一位大佬的分析，感谢大佬的分享！！！
输出脉冲宽度tw： tw= 恢复时间tre： tre = 3τd 最高工作频率 fmax： fmax < 1/（tw + tre）
应用：可用于频率计、延时、组成噪声消除电路
**施密特触发器电压传输特性及工作特点：**施密特触发器属于电平触发器件，当输入信号达到某一定电压值时，输出电压会发生突变；电路有两个阈值电压。 输入信号增加和减少时，电路的阈值电压分别是正向阈值电压（VT+）和负阈值电压（VT-） 。 工作原理： （1）vI上升，只要 vI1 < VTH，则保持 vo = 0V。 （2）当 vI = VTH，电路发生正反馈 ： vI ↑→ vI1 ↑→ vo1 ↓→ vo ↑→ vI1 ↑，反馈结果使得 vo = VTH。 （3） vI1 > VTH 电路维持 vo = VTH 不变。 （4）当 vI 下降, vI1 也下降，只要 vI1 > VTH，则保持 vo = VTH ，当 vI = VTH，电路产生如下正反馈 ：vI ↓→ vI1 ↓→ vo1 ↑→ vo ↓→ vI1 ↓，反馈结果使得 vo = VOL。 施密特触发器的应用：波形变换、波形的整形、消除干扰信号、幅度鉴别
（1）通用多谐振荡器 **多谐振荡器的基本组成：**开关器件、反馈延迟环节（ RC电路） vo1xxxvo2反相，电容接在voxxxvI之间: vo1 = 1, vo = 0 时，电容充电，vI增加；vo1 = 0, vo = 1 时，电容放电，vI下降; 工作原理： **大体解释：**初态时，vo1 = 1， vo = 0 ，vc = 0，电路对电容c充电，电容电压为左正右0，vI 开始变大。当 vI = VTH时，vo1 = 0， vo = 1 ，电路进入第二暂态，此时电容c进行放电，电容电压接近为左0右正，vI 开始变小，直至 vI = VTH ，之后 vo1 = 1， vo = 0 循环反复。（粗略解释） 详细解释，如下： 振荡周期的计算：T＝RCln4 ≈ （2）用施密特触发器构成波形产生电路
555定时器是一种应用方便的中规模集成电路，广泛用于信号的产生、变换、控制xxx检测。 工作原理： 很好理解，VI1位于上比较器的反向输入端、VI2位于下比较器的同向输入端，对于上比较器而言，若VI1 > 2VCC/3，则运算放大器输出为0；对于下比较器而言，若VI2 < 2VCC/3，则运算放大器输出为0。根据SR锁存器的特点：R=0、S=0 ——状态不变；R=0、S=1 ——置1；R=1 、 S=0 ——置0；S=1 、 R=1 ——状态不确定，可得以下功能表。
（1）波形变换 假设一开始输入电压为0，根据功能表输出为 vo = 1，放电管截止。当输入电压由0上升至VCC/3之后，根据功能表输出不变。当输入电压上升至2VCC/3，输出翻转变为 vo = 0，放电管导通。之后若存在VI1 < VCC/3，则输出再一次翻转变为 vo = 1。实现波形的变换。 注：若想改变占空比，可改变VCC的大小或芯片内部电阻的大小。若回差电压（输入的使输出电平发生反转的触发电压）减小,占空比将变大。 （2）波形产生电路(多谐振荡器 ) 原理不讲，实质上对RC电路进行整形而得。
（1）经典电路 工作原理： 假设一开始，触发脉冲尚未输入时，对一开始的状态分析：若此时‘Q’ = 0，Q＝1，则晶体管T饱和导通，则 VI1 = 0，根据功能表，三极管导通情况、输出保持不变；若此时Q = 0，‘Q’＝1，则晶体管T截止，电容C充电，之后当 VI1 = 2VCC/3 时，输出为0，‘Q’ = 0，Q＝1，可见稳定时无论哪种情况 ‘Q’ = 0，Q＝1恒成立。 开始输入触发伏脉冲后，vI为0，vo由0变为1，三极管截止，电源对电容C充电，虽然在充电这段时间，触发脉冲已回到原来的位置，但根据功能表，其输出xxx晶体管的导通处于保持不变的状态。所以，只有当电容充电至VI1 = 2VCC/3 时，其输出xxx晶体管的导通情况才会翻转。之后三极管导通，进行放电。 注：电路是不可重复触发的单稳，若将5脚接电压V,电路的脉宽会改变，其充电至VCC，故脉宽变大。 本段还是参考大佬的总结，详情见这 555组成的单稳态的应用: （2）脉冲宽度调制器 （3）用555定时器组成可重复触发单稳
（1）通用结构 工作原理： 若一开始电压在VI1 = VI2 < VCC/3，此时根据功能表，三极管截止，电容进行充电，vc升高，若电压在VI1 = VI2 > 2VCC/3，此时根据功能表，三极管导通，电容进行放电，vc下降，可知无论在哪种情况下，稳态时 vc 将始终处于 2VCC/3 > vc > VCC/3 的位置。 假定一开始，电压在 VCC/3 处升高，此时根据功能表，三极管保持截止，电容进行充电，vc升高，直至VI1 = VI2 > 2VCC/3 时，此时三极管导通，电容进行放电，vc下降。直至VI1 = VI2 < VCC/3，此时根据功能表，三极管截止，电容进行充电，vc升高，由此往复，便可得到矩形波。 （2）用555定时器组成占空比可的调多谐振荡器 可见，要想改变占空比，只需改变充放电的时间即可。
